(50 4 G 06 P 12/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

## ОПИСАНИЕ ИЗОБРЕТЕНИЯ!

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



пулей памяти ЭВМ. Целью изобретения

является расширение функциональных возможностей устройства за счет схем-

чения неисправных модулей памяти и

установления непрерывной адресации

ной реализации автоматического стклю-

- (21) 4136630/24-24
- (22) 20.10.86
- (46) U7.07.88. Ban. № 25
- (72) В.В. Меркуль, И.Ю. Манукин
- н М.Н.Гуревич
- (53) 681.325 (088.8)
- (56) Проживлковский В.В., Лонов Ю.С. Технические и программые средства ЭВМ. М.: Статистика, 1980, с.66-67.
- Авторское свидетельство СССР № 764518, ил. G 06 F 13/00, 1980. Авторское свидетельство СССР
- 1024926, кл. G 06 F 12/02, 1983. (54) УСТРОЯСТВО АДРЕСАЦИИ ДЛЯ АВТОМАТИЧЕСКОЯ КОНФИГУРАЦИИ ПАМЯТИ ЭВК (57) Изобретение относится к вычислительной технике и может быть исполь-

эсвано при непрерывной одресации но-

для исправных модулей ламяти, причем информация об отключенных (немсправных) модулях памяти визуально представляется оператору на блоке индикашин. Данная цель достигается эа 
счет того, что в устройство, содеряящее регистр физических адреков, регистр условных адресов, блок регистров преобразования адресов, дополнительно вредены регистр конанд, два 
мультиплексора, регистр индикации, 
элемент НЕ и элемент И. 2 ил.

Изобретение относится к вычислятельной технике и ножет быть использовано при непрерывной адресации нодулей паняти ЗВМ.

Оперативная память вычислительных машии большой мошности состоит из отпельных мопулей, которые могут быть отключены в случае наличия в них не-исправностей, причен исправные модутия в данном случае должны иметь непрерывную апресацию.

()перации присвоения неотключенным молуляч памяти непрерывной алресации осуществляются устройствани конфигут 15 рации памяти.

Пель изобретения - расширение функциональных возможностей за счет схамной реализации автоматического этключения неисправных модулей памити 20 и установления непрерывной апресации для исправных модулей памяти.

На фиг. 1 представлена структурная схема соедижения процессоря, устройства адресации и оперативной памяти; на фиг. 2 — функциональная схема устройства.

Схена соединения включает процест сор 1, устройство 2 алресации и опетративную память 3.

Устройство адресации содержит ретистр 4 команд, регистр 5 физических адресов, регистр 6 условных адресов, олок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплекторы, регистр 10 индикации, блок 11 индикации, элемент И 12 и элемент III.

Выходы F, ,F2, Q, A2, A1, F3 процессора 1 являются соответственно выходом зат 40 юси информации в память 3, выходом обращения к ламяти 3, информационным выходом, выходом адреса в модулях патияти, выходом адреса модулей памяти, выходом управления устрояством 2. 45

Выходы устройства 2 А, и Г являются соответственно выходами физического адреса нодулей памяти и управляюши выходом, последний служит для передачи в процессор 1 сигнала "Не пействительный адрес" в случае обрашения
процессора 1 к отключенному нодуле
памяти и сигнала, "Конец конфигурации", необходимого для сигнализации
об окомчании в устройстве 2 режима
конфигурации памяти.

55

Режимы работы устройства определяются кодани, установленными на регистре 4 комама, первый и второй выходы которого подключены к управляншим входам регистров физических 5 и устловных 6 адресов соответственно. При единичном значении на каком-либо вытхоле регистра 4 комаил соответствующий регистр физического 5 или услоянного 6 адресов работает в режиме занесения информации по информационным входам, в противном случае данные регистры работают в режиме счетника, причем режимы работы регистров услояных 6 и физических 5 адресов осуществляются при наличии на их синхровхотдах единичных сигиалов.

В зависимости от колов, установтленных на выходах регистра 4 конанд, устройство может работать в следужщих режимах: конфигурации паняти (кол 00 на регистре 4), обращения к паняти по физическим адресам (кол 01 на регистре 4), обращения к паняти по устловным адресам (кол 10 на регистре 4), изменения конфигурации паняти (кол 11 на регистре 4).

Режим конфигурации памяти осуществляется следующин образон. Сигналон управления "Сброс" произволится установка всех регистров устройства 2 в нулевое состояние, сигналом управления "Упр." - установка кода конанды "Конфигурация" (код 00) на регистре 4 конанд, осуществляется проверка тестовой информации нодуля памяти ланяти 3, адрес которой соотпетствует колу, установленному на регистре 5, который работает в регине счетчика (на адресном входе мультиплексора 9. в данном случае, разрешающий сигнал с выхода элемента НЕ 13). В случае положительного результата проверки нодуля паняти паняти 3 в устройство 2 выдается из процессора 1 единичный сигнал "Запись" и единичный сигнал на первый вход задания режима и производится занесение кода, установленного на регистре 5, в регистр блока 7, определенного кодом на регистре 6, в разряде регистра 10 индикации, соответствующем коду на регистре б. устанавливается единичное эначение. Сигналами "Синхр. ФА" и "Синхр УА" поступаждини с процессоря 1, происхотэнгэд в 1+ ви водох зинэнемси тид раж 6 н 5.

В случае отрицательного результата при проверке тестовым контролем молуля памяти в памяти 3 сигналы "Запись" 
и "Синхр УА" не вырабатываются, т.е.

запись кода регистра 5 в соответствующий регистр блока 7 не производится, также не изменяется состояние в соответствующем разряде регистра 10.

При переполнении регистра 5 в пропростор 1 выдается сигнал об окончании
режима конфигурации паняти "Конец
конфигурации". Таким образом, в режине конфигурации в регистрах блока 7 10
последовательно записываются колы
физических адресов исправных модулей
паняти, а в блоке 11 индикации индикаторы, соответствующие исправным модулян паняти, устанавливаются в состояние "Выключено".

Режим обращения к памяти 3 по фитонческим адресам осуществляется путем установки кола 01 на регистре 4 с последующей установкой кола физит 20 ческих адресов в регистре 5. В данном случае колы физических адресов нолулей ранкти, установленные на регистре 5, поступают в память 3 через второй информационный вход мультиплексо 25 ра 9, так как адресиый и младший разтряд второго информационного входа возбуждаются епиничным сигналом с вытхода элемента НЕ 13. Данный режим истиользуется в основном при понске нет 30 исправности в модулях памяти.


Режин обращения к паняти по условным апресам производится путем установки сигналом "Упр." кода 10 на репистре 4 конами и сигналами "Синкр. УА" осуществляется установка колов условных адресов в регистре 6. В данном случае на выходах нультиплексора 8 появляются колы физических алресов, соответствующие кодам условных апресов, возбуждающих апресные входы данного нультиплексора. Колы физических апресов с выхода нультиплексора в передаются через нультиплексор 9 в плиять 3, причем если на ниверсном нладшен разряле выхода нультиплексора 9 появится единичный сигнал, то физический апрес на выходах данного нультиплексора будет недействитель-HUH.

Режим изненения конфигурации па— об мяти является режимом присвоения фитовческому апресу ланного модуля памяти соответствующего условного адреса. Цанию режим используется в некоторых случаях при выхоле из строя модулей . \$5 памяти во время выполнения процессотром 1 вычислительного процессв. В данном режиме сигналами "Упр.",

"Синхр. ФА" и "Синхр. УА" производится установка колов на регистрах 4 - 6.
Сигналом "Запись" осуществлиется запись кола физического адреса и блок
7, причем если инеется единичный сигнал на первон входе залания ревина,
то физический адрес, записываемый в
соответствующие регистри блока 7, является действительным, в противном
случае физический адрес недействиттельный и в соответствующем ризряде
регистра 10 индикации устанавлинается
нулевой код, т.е. соответствующий
индикатор в блоке 11 индикации устанавливается в состояние "Включемо".

форнула изобретения

Устройство адресании для автомати-20 ческой конфигурации паняти ЭЯН, содержащее регистры физических и услонных апресов, блок регистров прецбрарования адресов, причен информационные и адресные входы блока регистров преобразования адресов соединены соответственно с выходани регистрон . физических и условиых апресов, о т личающееся тем, что, с целью расширения функциональных возножностей за счет схенной реализации автонатического отключения неисправных модулей памяти и установления непрерывкой адресации для исправных нодулей памяти, в него впедены регистр конянд, ява нультиплексора. ригистр индикации, эленент НЕ и эленент И, причем ийформационные вхолы регистров условных и физических адресов и конанд соединены с яходами за-дания режима устройства, синхровкоды регистроя условных и физических адресоя и команд спединены с соотыетствующими входными шинами синхронизашин, входы управления рехимон регистров условных и физических адресов соединены с пряным и инверсным пходами эленевта И и с первым и вторым выходани регистра команд соответственно, входы младших разрядов регистров блока регистров преобразования адресов соелинены с первым входом залания режина устройства и с информационными входами регистра индикации, яыходы которого являются выходами признака ненсправности нодулей памяти устройства, синхровход регистра индикации соединен с входон записи устройства н с синжровкодом блока регистров преобразования апресов, апресные вхопы




Составитель А.Нязнов
Редактор В.Панко Техред А.Крэвчук Корректор Э.Лончакова
Заказ 3353/52 Тираж 704 Подписное
ВНИВПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-33, Раушеная изб., п. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

которого соядинены с адресными яходани первого мультиплексора, адресные входы регистра индикации соединены с выходами регистра физических ядресов и с старшими разрядами второго инфорнационного входя второго мультиплексора, младший разряд второго информашомиого яхода и адресный яход которого соединены с выходом элемента ИЕ, 10 яход хоторого срединен с вторым выходом регистра команд, первый информационный вход эторого мультиплексора соединен с выходом первого мультил-

лексора, информационные пхолы которего соединены с выхолами блока регистров преобразования адресов, ихолы установки нуля всех регистрой соединены с входом сброса устрояства, инверсный выход элемента И является выходом признака завершения тестирования памяти устройства, выхолы второго мультиплексора являются выхолами задания заресь устройства, ныхол переполнения регистра физических алресов является выхолом признака конца конфигурации памяти устройства.



## Annex 16

SU No 1408439, published July 07, 1988

Specification of Invention to Certificate of Authorship 1408439 Al

[21] 4136630/24-24

[22] Filed: Oct. 20, 1986

[19] SU [11] 1408439 A1 [51] Int. Cl. G 06 F 12/02

[46] Jul. 07, 1988, Bulletin No 25

[72] Inventors: V.V. Merkul, I Yu. Manukin and M.N. Gurevich

[53] UDC 681.325 (088.8)

[54] ADDRESSING DEVICE FOR CONFIGURATING MEMORY AUTOMATICALLY

[57] The invention relates to the computer engineering and may be used in continuous addressing a computer memory. An object of the invention is in widening the functional possibilities of the device by using a circuitry to cut off automatically the failed memory blocks and establishing continuous addressing for the failed memory blocks, the information on the cutoff (failed) memory blocks being visually presented to the operator on a display unit. Said object is achieved by installing in the device a command register, two multiplexers, indication register, NO component and AND component in addition to the physical address register, virtual address register, a unit of address mapping registers.

Fig. 1 is a structural connection diagram of the processor, addressing device and ROM; Fig. 2 is the device functional diagram.

The connection diagram includes processor 1, addressing device 2 and RAM 3.

The addressing device comprises command register 4, physical address register 5, virtual address register 6, unit 7 of address mapping registers, first 8 and second 9 multiplexers, indication register 10, indication unit 11, element AND 12 and element NO 13.